This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-077588

(43)Date of publication of application: 14.03.2000

(51)Int.CI.

H01L 23/48 H01L 23/28

H01L 23/50

(21)Application number: 11-161451

(71)Applicant: INTERNATL RECTIFIER CORP

(22)Date of filing:

30.04.1999

(72)Inventor: WOODWORTH ARTHUR

EWER PETER R

TEASDALE KEN

(30)Priority

Priority number: 98 84224

Priority date: 05.05.1998

Priority country: US

98 103035

23.06.1998


US

(54) HIGH CURRENT CAPACITY SEMICONDUCTOR DEVICE PACKAGE AND LEAD FRAME WITH LARGE AREA CONNECTION POST AND MODIFIED OUTLINE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a high current capacity semiconductor device package and lead frame with large area connection posts and modified outline.

SOLUTION: This lead frame of a high power semiconductor device die has three outer lead conductors 25, 26, 27 which can be gate, drain and source contacts of the die, respectively. Two outer lead conductors are bent to recede from the center of the lead 26 and a package 20 by means of recessed bends 30, 31. Since the creeping distances 32, 33 along a face 28 is increased, a higher voltage can be applied between the leads 25, 27 and the central lead 26.



LEGAL STATUS

[Date of request for examination]

30.04.1999

[Date of sending the examiner's decision of rejection]

13.06.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2000-14487

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-77588

(P2000-77588A) (43)公開日 平成12年3月14日(2000.3.14)

(51) Int.Cl.	1	識別記号	ΡI			テーマコード(参考)
H01L	23/48		H01L	23/48	G	
	23/28			23/28	Α	
	23/50			23/50	s	


審査請求 有 請求項の数30 OL 外国語出願 (全 31 頁)

特膜平 11-161451	(71)出顯人	597161115
₩rb11&c 4 E20 E1 (1000 4 20)		インターナショナル レクティフィアー コーポレイション
平成11年4月30日(1999.4.30)		アメリカ合衆国 カリフォルニア州
60/084, 224		90245 エル セガンド カンザス スト
平成10年5月5日(1998.5.5)		リート 233
米国 (US)	(72)発明者	アーサー ウッドワース
09/103, 035		イギリス サーリー シーアール3 5エ
平成10年6月23日(1998.6.23)		スエヌ ケイターハム オン ザ ヒル
米国 (US)		フォックソン レーン ガーデンズ 23
	(74)代理人	100076233
		弁理士 伊藤 進
		最終頁に続く
	平成11年4月30日(1999.4.30) 60/084, 224 平成10年5月5日(1998.5.5) 米国(US) 09/103, 035 平成10年6月23日(1998.6.23)	平成11年4月30日(1999.4.30) 60/084, 224 平成10年5月5日(1998.5.5) 米国(US) (72)発明者 09/103, 035 平成10年6月23日(1998.6.23) 米国(US)

(54) 【発明の名称】 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム

(57)【要約】 (修正有)

【課題】 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム。 【解決手段】 ハイパワー半導体装置ダイ用のリードフレームは、3本の外部リード導体25,26,27を有し、外部リード導体は、それぞれダイのゲート、ドレン及びソース接点とすることができ、外方のリード導体2本は、くぼみ状に曲げたベント30,31によって、リード26の中心及びパッケージ20から離れるように曲げられ、これにより面28に沿う沿面距離32,33を増加させ、リード25及27と中心リード26の間のより高い電圧の使用を可能にしている。



【特許請求の範囲】

【請求項1】 サイズを大きくすることなく電流容量を増加し半導体装置であって;該半導体装置は、リードフレームと、半導体装置ダイと、複数の結合ワイヤとを備え;前記リードフレームは、ダイ取付けバッドと複数の平行に離間した外部導体とを有する、薄く略々平坦な導電性本体を備え;前記複数の平行に離間した外部導体の少なくとも1つは、その一端に大きい結合ワイヤポストを有し、この結合ワイヤポストは前記ダイ取付けバッドの近くに位置しているがこれと離間し;前記ダイの底部は前記ダイ取付けバッドの頂面に固定され;複数の前記リードワイヤは、それらの一端で前記ダイの頂面と結合され、他の端で前記大きい結合ワイヤポストに結合され;前記大きい結合ワイヤポストは、前記リードフレームの幅の少なくとも約1/2倍の幅を有することを特徴とする半導体装置。

【請求項2】 前記外部導体の内の第2の外部導体は、前記ダイの頂面の制御電極に接続するための大きい第2の結合ワイヤポストを有し;前記大きい結合ワイヤポストは、前記大きい第2の結合ワイヤポストの面積よりも実質的に大きい面積を有することを特徴とする特許請求の範囲第1項に記載の装置。

【請求項3】 前記ダイ取付けバッドは、前記複数の外部導体のうちの1つに電気的に接続されることを特徴とする特許請求の範囲第1項に記載の装置。

【請求項4】 前記ダイ取付けバッドは、前記複数の外部導体のうちの1つに電気的に接続されることを特徴とする特許請求の範囲第2項に記載の装置。

【請求項 5 】 前記装置は、更に、前記ダイと前記リードフレームの少なくともある複数の部分を取り囲むプラスティックハウジングを含み;前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って前記ハウジングの外部に至ることを特徴とする特許請求の範囲第1項に記載の装置。

【請求項6】 前記装置は、更に、前記ダイと前記リードフレームの少なくともある複数の部分とを取り囲むプラスティックハウジングを含み;前記複数の離間した導体は、プラスティックハウジングの内部から延び、前記ハウジングの側壁を通ってハウジングの外部に至ることを特徴とする特許請求の範囲第2項に記載の装置。

【請求項7】 前記装置は、更に、前記ダイと前記リードフレームの少なくともある複数の部分とを取り囲むプラスティックハウジングを含み;前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至ることを特徴とする特許請求の範囲第3項に記載の装置。

【請求項8】 前記装置は、更に、前記ダイと前記リードフレームの少なくともある複数の部分を取り囲むプラ

スティックハウジングを含み;前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至ることを特徴とする特許請求の範囲第4項に記載の装 05 置。

【請求項9】 前記複数の離間された外部導体の内の横方向に最も外方にある2つの外部導体は、くぼみ形に (reentrantly)曲げられ、前記導体の延在自由端部の離線間距離を小さくしたことを特徴とする特10 許請求の範囲第1項に記載の装置。

【請求項10】 サイズを大きくすることなく電流容量 を増加させた半導体装置であって; 該半導体装置は、リ ードフレームと、半導体装置ダイと、複数の結合ワイヤ とを備え;前記リードフレームは、ダイ取付けパッドと 15 複数の平行に離間した外部導体とを有する、薄く略々平 坦な導電性本体を備え; 前記複数の平行に離間した外部 導体のうちの少なくとも 1 つは、その一端に大きい結合 ワイヤポストを有し、該ポストは前記ダイ取付けパッド の近くに位置するがこれと離間し;前記ダイの底部は、 20 前記ダイ取付けパッドの頂面に固定され;複数の前記リ ードワイヤは、それらの一端で前記ダイの頂面に結合さ れ、他端で前記大きい結合ワイヤポストに結合され;プ ラスティックハウジングが前記ダイと前記リードフレー ムの少なくともある複数の部分を取り囲み;前記複数の 25 離間した導体は、前記プラスティックハウジングの内部 から延び、前記ハウジングの側壁を通って、前記ハウジ ングの外部に至り;前記複数の離間された外部導体のう ちの横方向に最も外側の2つは、くぼみ形に曲げられ、 前記導体の延在自由端部の離間距離を小さくし;前記く 30 ぼみ形に曲げられた外部導体は、それらが最大の離間を 有する距離となる位置において前記ハウジングの側壁を

【請求項11】 前記大きい結合ワイヤポストは、前記 リードフレームの幅の少なくとも約1/2倍の幅を有することを特徴とする特許請求の範囲第10項に記載の装

増していることを特徴とする半導体装置。

貫通し、それによって前記側壁の表面に沿う沿面距離を

【請求項12】 前記ある複数の外部導体のうちの第2 の外部導体は、前記ダイの頂面の制御電極に接続するた 40 めの第2の大きい結合ワイヤポストを有し;前記大きい 結合ワイヤポストは、前記第2の大きい結合ワイヤポス トの面積よりも実質的に大きい面積を有することを特徴 とする特許請求の範囲第11項に記載の装置。

【請求項13】 前記ダイ取付けバッドは、前記複数の 45 外部導体のうちの1つの外部導体に電気的に接続されて いることを特徴とする特許請求の範囲第10項に記載の 装置。

【請求項14】 サイズを大きくすることなく電流容量 を増加させた半導体装置であって;該半導体装置は、リ 50 ードフレームと、半導体装置ダイと、複数の結合ワイヤ とを備え;前記リードフレームは、ダイ取付けバッドと 複数の平行に離間した外部導体とを有する、薄く略々平 坦な導電性本体を備え;前記複数の平行に離間した外部 導体の少なくとも1つは、その一端に大きい結合ワイヤ ポストを有し、該ポストは前記ダイ取付けバッドの近く に位置するがこれと離間し;前記ダイの底部は、前記ダイ取付けバッドの頂面に固定され;複数の前記リードワイヤは、それらの一端で前記ダイの頂面と接続され、他 端で前記大きい結合ワイヤポストに接続され;前記複数 の離間した外部導体は、横方向に等間隔で離間した3つ の導体を有し、これら3つの導体は、パワーMOSFE T用のそれぞれゲート、ソース及びドレイン導体の配列 順序で配置され、前記ソース導体が中央導体となっていることを特徴とする半導体装置。

【請求項15】 前記大きい結合ワイヤポストは、前記 ソース導体に固定され、また前記リードフレームの幅の 少なくとも約1/2倍の幅を有していることを特徴とす る特許請求の範囲第14項に記載の装置。

【請求項16】 前記外部導体のうちの第2の外部導体は、前記ダイの頂面の制御電極に接続するための第2の大きい結合ワイヤポストを有し;前記大きい結合ワイヤポストは、前記第2の大きい結合ワイヤポストの面積よりも実質的に大きい面積を有することを特徴とする特許請求の範囲第14項に記載の装置。

【請求項17】 前記ダイ取付けバッドは、前記複数の外部導体のうちの1つの外部導体に電気的に接続されることを特徴とする特許請求の範囲第16項に記載の装置。

【請求項18】 前記装置は、更に、前記ダイと前記リードフレームの少なくとも複数の部分とを取り囲むプラスティックハウジングを含み;前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至ることを特徴とする特許請求の範囲第15項に記載の装置。

【請求項19】 前記複数の離間された外部導体のうちの横方向に最も外側の2つの外部導体はくぼみ形に曲げられ、前記複数の導体の延在自由端部の離間距離を小さくさせていることを特徴とする特許請求の範囲第14項に記載の装置。

【請求項20】 前記大きい結合ワイヤポストは、前記 ソース導体に固定され、前記リードフレームの幅の少な くとも約1/2倍の幅を有していることを特徴とする特 許請求の範囲第10項に記載の装置。

【請求項21】前記大きい結合ワイヤポストは、前記リードフレームの1つの外方エッジから延び、その中心に向かうことを特徴とする特許請求の範囲第1項に記載の

【請求項22】 前記ダイ取付けバッドは、前記外部伝 導体の1つに電気的に接続されているもの。 【請求項23】 前記装置は、更に、前記ダイと前記リードフレームの少なくともある複数の部分とを取り囲むプラスティックハウジングを含み;前記複数の離間した導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至ることを特徴とする特許請求の範囲第22項に記載の装置。

【請求項24】 前記複数の離間された外部導体のうちの横方向に最も外側の2つは、くぼみ形に曲げられ前記 複数の導体の延在自由端部の離間距離を小さくしていることを特徴とする特許請求の範囲第22項に記載の装置。

【請求項25】 前記大きい結合ワイヤポストは、前記 リードフレームの1つの外方エッジから延び、その中心 15 に向かうことを特徴とする特許請求の範囲第15項に記 載の装置。

【請求項26】 前記装置は、更に、前記ダイと前記リードフレームの少なくともある複数の部分とを取り囲むプラスティックハウジングを含み;前記複数の離間した20 導体は、前記プラスティックハウジングの内部から延び、前記ハウジングの側壁を通って、前記ハウジングの外部に至ることを特徴とする特許請求の範囲第25項に記載の装置。

【請求項27】 前記プラスティックハウジングの形状25 は矩形であり、略々平坦な頂面と、略々平坦な底面と、前記頂面と底面及び前記側壁との間を延びる、一対の離間した略々垂直かつ平行なエッジ壁と、前記側壁に対向する前記パッケージの側の第2の側壁とを有し;前記略々平坦な頂面は、実質的に前記ダイの全面積上方に位置30 することを特徴とする特許請求の範囲第5項に記載の装置。

【請求項28】 前記第2の側壁は、垂直に対し約45度の角度をなし、前記頂面と約135度の内角で交差し、前記ハウジングに対し片持ち支持取付けバネの下に35 カム作用させるためのカム面を限定することを特徴とする特許請求の範囲第27項に記載の装置。

【請求項29】 片持ち取付けバネをカム作用で押し上げるようにされた外形を有するプラスティック半導体ハウジングであって;該ハウジングは、内部に取付けられ40 た半導体ダイと、このダイから延び、前記ハウジングの側壁を通って前記ハウジングの外部まで至る複数の電気導体とを有し;前記プラスティックハウジングの形状は、略々矩形であり、略々平坦な頂面と、略々平坦な底面と、前記頂面と底面及び前記側壁との間を延びる、一対の離間した略々垂直かつ平行なエッジ壁と、前記側壁に対向する前記バッケージの側の第2の側壁とを有し;前記略々平坦な頂面は、実質的に前記ダイの全面積上方に位置し、前記第2の側壁は、垂直に対し約45度の角度をなし、前記頂面と約135度の内角で交差し、前記

るためのカム面を限定することを特徴とするプラスチック半導体ハウジング。

【請求項30】 前記複数の外部導体の各個は、同一の 矩形の形状を有し、前記複数の外部導体のエッジは、少 なくともその長さ部分に対して面取りされ、それによっ て、面取りを行なわない導体を受入れるときの孔径より も小さな径のプリント基板孔に挿入できるようにすると 共に、所定の径のプリント基板孔に対してはより大きな 断面積の使用を可能にしたことを特徴とする特許請求の 範囲第1項に記載の装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ハイパワー半導体装置用リードフレーム及びパッケージに関し、該リードフレーム及びパッケージは、大きい接続ポストと、新規なリードシーケンスを備えかつ隣り合うリード間の誘電沿面距離を増加した導体を有し、また、改良された外形を有する。

[0002]

【従来の技術】ダイオード、サイリスタ並びにMOSF ET及びIGBT等のMOSゲート装置などの半導体装 置は、普通、装置接合を有するシリコン半導体ダイに形 成される。このダイは、金属化された底部ドレン又は他 のパワー電極を有し、また、ソース及びゲート電極又は その他のパワー電極をその上面に有する。ダイは、大き い導電性リードフレームバッド上に取付けられ、ダイ上 面のパワー電極は、ダイの導電性電極の領域から平坦な 接続ポストの領域にかけて複数のワイヤでワイヤ結合さ れる接続ワイヤを備え、そして、上記平坦な接続ポスト の領域は、リードフレームの外部リード導体に接続され る。これらの外部リード導体は、リードフレームとダイ をモールド被覆するモールドハウジングを貫通する。リ ードフレームは、複数の同一のセクション、例えば、2 0以上のセクションを含むことがあり、それらに対して は、別個のダイのを取付け、ワイヤー結合及びモールド 被覆を受け入れるための加工が同時になされる。そして 個々の装置は、モールド加工の後分離される。最終的な 装置は、良く知られた工業規格バッケージ外形、例え ば、広く知られたTO220又はTO247パケージ外 形を有する。

[0003]

【発明が解決しようとする課題】公知のバッケージ構造は、ダイバワー電極を、例えば、パワーMOSFETのソース電極又はダイオードのカソードを対応するリードフレームポストに接続することのできる。並列配置される結合ワイヤの数によって制限される電流容量を有する。リードフレームを配置するにあっては、並列配置される結合ワイヤの数を増やすことによって、バッケージサイズを大きくすることなく、バーケージ抵抗を小さくするようにすることが望ましい。

【0004】特にパワーMOSFETのようなMOSゲート装置用の公知のパッケージ構造は、また、従来からゲート、ドレン及びソースのシーケンスにおいて平行な外部リード導体を有している。これは、ゲートリードとソースリードの離間距離を広げている。ソースポストの面積を最大にしながら、ゲートリードとソースリードを互いに隣り合わせて配置することが極めて有益である。また、ソースリード又はその他の長い外部リードの導通断面積を増加させるが望ましい。

【0005】従来のモールドされたハウジングバッケージでは、リードフレーム導体は、高い誘電率のハウジングの内部からバッケージ外部の領域に延びている。バッケージの表面に沿う「沿面」距離は、このため外部導体の外側の離間距離に関係しており、また、それらリード間に印加される最大電圧を制限している。リードフレームのリードがバッケージから突出しているバッケージ表面に沿う沿面距離を、パケージサイズを大きくすることなく、大きくすることが望ましい。

【0006】公知のバッケージ構造は、リードフレーム からプラスティックハウジングの表面を通って外部へ延在するリード導体を有している。これらのリード導体は、従来、矩形又はV字形であり、プリント基板の金属開口に適切に嵌まり込むように設計されている。これら導体の断面積は、過剰な加熱を生じさせることなく、装置電流を流すに充分な大きさでなければならない。しかしながら、基板における開口の径は制限を受けているが、それは、開口離間の距離が装置のリード導体及びそれらの導電性ブッシングの離間によって定められているからである。こられリード導体の断面積を、導体を受け 入れるプリント基板に設けられた開口の径を過度に大きくすることなく、大きくすることが望ましい。

【0007】現在のバッケージ形状は、比較的厚手のブラスティック部分が薄手の部分に垂直の立ち上がり部でもって連結されてなる。厚手の領域は、バッケージのリ35 一ド導体のエッジから、ダイの中央部上方に位置する垂直立ち上がり部まで延びている。薄手の部分は、その出力リード導体側と対向する側のバケージ端部まで延びている。バッケージの厚手の部分への垂直立ち上がり部は、厚手の部分の頂面と90度の角度を形成している。2の急な角度内の材料はモールド中にプラスチック内に気泡を溜める傾向があり、これは、装置を不良なものにし廃棄品とすることになる。

【0008】更にまた、上記の形状の装置が支持基板上表面に取付けられ、そこで片持ちバネにより適所に保持されるとき、バネは厚手のプラスティック領域の表面の上を押圧する。従って、バネ圧は、ダイ中心の上部から外れた位置に加わる。バネ圧が加わる位置を、バッケージ内に取付けられるダイ中心の上部にすることが望ましい。また、特別な道具を必要とすることがなく片持ちバ50ネの下にバッケージの取付けを簡単化することが望まし

い。

[0009]

【課題を解決するための手段】この発明の第一の特徴によれば、リードフレームのドレンポストとゲートポストの面積をソースポストの面積よりも小さくすることができ、そのとき利用可能な面積をソースポスト面積を増加させるために使うことができる、ということが分かる。これによって、ダイのソース電極をリードフレームのソースポストに結合する結合ワイヤの数を増して使うことができ、バッケージの電流容量を増大させる。

【0010】この発明の他の特徴によれば、例えば、M OSFETタイプのパッケージでは、リードフレームの 外部リードのシーケンスを、従来のゲート、ドレン、ソ ースから、ゲート、ソース、ドレンの新規なシーケンス に変更した新規なリードフレーム構造が提供される。こ の新しいシーケンスは、ゲートとソースの接続部の離間 距離を小さくすることで、装置の適用を改善し、それゆ え、ゲート回路の漏れインダクタンスを低下させること になる。この新規なシーケンスは、さらにソースポスト 部の面積を増加させ、また (非常に大きな面積の底部ダ イ接続面積を有する) ドレインポストの面積を減少させ ることを可能にし、そして、また、ダイソースからリー ドフレームソースパッドへの結合ワイヤの数を増加させ て使うことができ、パッケージサイズを大きくすること なく、パッケージ抵抗を小さくすることを可能にする。 【0011】この発明の更なる特徴によれば、2本の最 も外側のリードが、リード導体がパッケージから出て行 くところで、リード導通の断面積を小さくすることな く、最も中央のリードフレームリードから外方(リード フレーム中心から) にくぼみ形 (reentrant) に曲げられることができる。このように外方にくぼみ形 (reentrant)に曲げることによって、外方リ ードと中央リードとの間のパッケージ絶縁体の表面に沿 う沿面距離が増され、装置の降状ダウン電圧を増大する ことになる。外方にくぼみ形(reentrant)に 曲げるということは、長い導体をバッケージの中心から 離れる方向の略々垂直な経路に向かわせ、その後再度、 その長い導体を元の経路とは平行であるが、しかしそれ から離間した経路に向かわせるということである。

【0012】この発明の更なる特徴は、基板の孔径を実質的な増大を必要とすることなし、リードフレーム外部 導体の断面積を増加させることを含む。このため、第1 の実施例によれば、通常矩形をした導体の形状をより正 方形に近づけ、より大きな面積の銅導体を同一径の孔に 嵌入させることができることが判明した。更に、矩形の 導体のエッジを僅かに面取りすることで、最終導体の総 断面積を増加させることになる。

【0013】この発明のまた更なる特徴としては、プラスチックバッケージの外形は改良され、それは均一な厚さと、リード導体エッジから延びて実質的に内部ダイの

全面積の上に延在する平坦な頂部の外表面とを有する。 リード導体に対向する側のパッケージの端部壁は、パッケージの底部及びエッジに向けてテーパーが施され、垂 直に対し約45度の角度となっている。

- 05 【0014】この新規な構造の結果、バッケージを片持ちパネで取付けるときに、バッケージの頂面に対するパネの押圧力の中心は、ダイの中心上方に向けることができ、これは、表面取付け装置に力を作用させるには最も効率的な位置である。
- 10 【0015】更に、テーパーの付された端部面を使うことで、端部面と頂面との間の角度は約135度に増大され、これにより、モールド中に、ダイのこの頂部エッジ領域から気泡を排除することがより容易とすることができる。
- 15 【0016】最後に、バッケージのテーバーが付された 端面は、バッケージを楔として使用することを可能に し、それによって、特別な道具を必要とすることなく、 バッケージを片持ちバネの上に向いたリップの下にそし てバネの下に押し込むことができる。

20 [0017]

【発明の実施の形態】先ず、第1図、第2図および第3図において、この発明のある特徴を備えたTO220型半導体装置パッケージ20が示されている。パッケージ20は、移送成形することができる従来のプラスチック25 モールドハウジンク21からなり、第2図の点線で示されている半導体ダイ22を封止している。底部の主体となる導電性リードフレーム板23は、ダイ22の底部ドレン電極を受け止める。3本のリード導体25、26及び27は、プラスチックハウジング21の前壁28を通30って延びている。リード25、26及び27は、それぞれダイ22(それがパワーMOSFETダイとすれば)のゲート、ドレン及びソース接点とすることができ、又は、記載されるこの発明の態様に従って、それぞれ、ゲート、ソース及びドレン接点とすることができる。

- 【0018】本発明の重要な特徴によれば、導体25と27は、前面28に隣接する領域で、それぞれくぼみ形(reentrantly)に曲げた形状にしたベンド30及び31によって、リード26の中心及びバッケージ20から離れるように曲げられている。これにより、面28にいるいででは228などのでは228などのでは228などのでは2000
- 40 面28に沿う沿面距離32及び33を増加させ、リード25及び27と中心リード26の間のより高い電圧の使用を可能にしている。

【0019】第4図は、第1図、第2図および第3図の パッケージ20で使用することができるマルチセクショ 45 ンリードフレームの1つのセクション35を示してい る。陰影部36は、第1図ないし第3図に示したように ハウジング21の過モールドの後、通常の手法で切り落 とされるリードフレームのセクションを示している。板 部23は、適当な銅又は銅合金であり、例えば、1.2 7mmの厚さとすることができる。半導体ダイ22を受 止める板部23の頂面は、メッキをすることなく、(MOSFETダイの底部ドレンなどの)ダイ22の底部電極を板23に半田などにより結合するのを改良することができる。リードフレーム35のその他の部分は、ニッケルメッキとすることができる。

【0020】外部リード導体を含むフレーム35の部分 も、ニッケルメッキした銅とし、また0.8mmの厚さ とすることができる。外部リード導体又は指部25及び 27は、それぞれゲート及びソースコネクタに対応する 半田ポスト40及び42までその末端がきている。ここ で、半田ポスト40及び42は同一平面にあって、板2 3の上面の平面よりも上方の平面内にある。板23は、 また導体26に整列しかつそれと連続する延長部41を 有している。このように、ダイ22は、その頂部におい てソース電極43及びゲート電極44を有している。ゲ ート電極44は、ポスト部(パッド23の上方に位置し てそれから絶縁されている) ポスト40にワイヤ結合さ れ、またソース電極43はポスト42にワイヤ結合され る。なおポスト42もパッド23の上方に位置してそれ から絶縁されている。(第2図参照)。ポスト42の面 積が比較的小さいので、わずか20ミルの2本の結合ワ イヤ45及び46を使ってソース電極43をポスト42 (そして、陰影で示された余剰の金属が切り取られたと き、外部リード伝導体又は指部27)に結合する。

【0021】第5図および第5a図は、この発明の他の 態様を示している。ソース電極43に対しての追加の結 合ワイヤの使用を可能にする。即ち、導体25、26及 び27は、それぞれゲート、ソース及びドレンの電極で あり、第5図に示されているようにソースとゲート導体 を互いにより近づけている。さらに、ソースポスト50 は、ここでは中央に位置し、第4図のポスト42よりも 広い幅となっている。重要なことには、ポスト50を、 リードフレームの幅の約1/2倍よりも大きな幅とする ことができる。これにより、第4図のソース電極43か ら導体26から延びるポスト50までワイヤ45及び4 6と同一の20ミルの4本の結合ワイヤ51、52、5 3及び54を使用することを可能にする。2本に代えて 4本の結合ワイヤの使用は、パッケージ抵抗を十分に小 さくし、このためパッケージ又はダイのサイズを変更す ることなく、パッケージの電流容量を増加させることが できる。

【0022】結合ワイヤ45及び46、51乃至54は、好ましくは、不純粋の少ないアルミニュウムワイヤ(.9999の純度)であって、その径は20ミルである。一本のワイヤは、約1ミリオームの抵抗を有し、2本並列のワイヤで約0.5ミリオームの抵抗を有し、4本並列のワイヤで約0.25ミリオームの抵抗を有する。このように、ワイヤを追加して使うことは、バッケージ抵抗を実質的に小さくさせる。

【0023】細いゲート結合ワイヤのみを受入れるゲー

トポスト56は、その面積が小さくされており、バッド23からのバッド延長部41は移動され、リード導体27に整列かつ接続されている。ここで、ドレイン導体27は、バッド23の電位にある。

05 【0024】第6図は、新規なリードフレームを、MOSFETダイ22用ではなく、ダイオードダイ60用のものとして示している。即ち、第6図においては、ダイオードは、バッド23に結合された底部電極を有している。ワイヤ結合ポストは改良され、第5図のポスト50及び56を共に単一の大きな面積のポスト61として一体化させている。ポスト61は、ダイオード頂部電極67から5本の結合ワイヤ62、63、64、65及び66の使用を可能にしている。中央部にある導体の金属は、プラスチック封止の後の金属切取りの操作中に切り
15 離される。

【0025】第7図および第8図、第4図のリードシーケンスを用いたリードフレーム(2つのセクションが示されている)の他の実施例を示しており、第4図のポスト42は、改良され(大きくされ)、3本の結合ワイヤで、バッド23上のダイの上部電極をポスト70は、リードフレームの幅の約1/2倍に近い幅を有している。なお、バッド23は、外部導体26(ドレン導体)に接続した狭くなって湾曲した延在部71を有する。

【0026】第9図、第10図および第11図は、第1 25 図、第2図および第3図のパッケージ20の改良を示 し、表面取付け型パッケージとしている。即ち、プラス チックパッケージ80は、前述の図面のものと同様に主 要ダイ支持パッド23及び3本の出力用延在リード導体 30 81、82及び83を有するリードフレームを備えてい る。導体81、82及び83は、それぞれ、ゲート、ド レン及びソース導体であり、第4図又は第7図に示した 基本構造を持っている。しかし、リード81及び83 は、第10図および第11図に示されているように、下 35 方に向けくぼみ形 (reentrantly) に曲げら れ、バッド23の底部露出面の平面と平行な平面に置か れている。このため、第9図ないし第11図の装置は、 表面取付け用のものであるが、それ以外の点では第4図 ないし第7図のものに関して前述した種々の利点を持っ 40 ている。

【0027】第12図は、第1図ないし第3図における リード導体25乃至27いずれかの断面を示している。 従来のTO220パッケージでは、導体25は、約0. 8ミリメートルの高さと約0.46ミリメートルの幅を 有し、約0.388平方ミリメートル2の断面積となっ ていた。これは、定格約50アンペアRMSの装置とし て用いられ、約0.92ミリメートル径のプリント基板 孔を必要としていた。

【0028】第5図のようにパッケージ内の結合ワイヤ 50 を増やして使用することで、装置電流を増加させること ができることが分かった。即ち、第13図に示されているように、接点25の断面は、064平方ミリメートルの断面に対して0.8ミリメートル×0.8ミリメートルとすることができる。これは、基板の孔径を僅か1.15ミリメートルまで増加させるだけを必要とするが、温度上昇を加えずに或いはパッケージ抵抗を増すことなく、電流容量を65アンペアRMSまで増加させることができる。

【0029】更に、第14図に示すように、基板の孔径を1.27ミリメートルまで増すことで、0.8ミリメートル×1.0ミリメートルの接点断面にすることができ、その電流容量を約80アンペアRMSまで増やす。【0030】第15図は、矩形導体25上の面取りを施したエッジ90の使用を示している。これにより、プリント基板の貫通孔91を変更することなく、導体25の銅材断面を増加して使用することができる。

【0031】第16図は、TO220の外形などのような、プラスティックハウジングに使われる外形を示す。 第1図ないし第10図のパッケージの場合のように、

(この発明のリードフレームと共に示されている) バッケージ20は、平坦な棚200を有する比較的厚い領域と、平坦な棚201を有する比較的薄い領域と、垂直又は垂直に近い壁202及び203とを有している。壁202は、上面200と約90度で交差している。これは、エッジ領域204に気泡が取り込まれるというモールド上の問題を生じさせた。また、パッケージ20は、通例、その一端を支持面210に固定された片持ちバネ211によってプリント基板210又はその他の面上に表面取付けされる。バネ211は上方に向けた端縁212を持ち、この端線212はまたバッケージ20を支持面に対して押圧するために頂面200に圧力を加えるための圧力点を形成する。

【0032】従来のバッケージデザインでは、圧力点215は、ダイ22のエッジの方に移されている。フレーム23と面210との間の接触抵抗を小さくし、またダイ22の領域の上方に応力をより良好に分散させるため、加圧点をダイ22の中心に向け移動させることが好ましい。

【0033】第16図のパッケージに関する更なる問題は、壁202と面201とが交差する個所でのパッケージのエッジが低く、リードワイヤ46の曲げにおける許容誤差を減少させていることである。

【0034】この発明によれば、バッケージの外形は、特に第17図および第18図に示されているように変更される。即ち、第17図および第18図において、平坦な頂面220はダイ22の中心を十分に越えて延び、端壁221は垂直面に対し約45度の角度を形成している。従って、バネ211の圧力点はダイ22の中心の上方に加えられ、バッケージ20の面210への取付けを、電気的にも、また機械的にも改善している。

【0035】更に、第17図および第18図のバッケージ20の端部が新規な楔形状をしているため、このバッケージ20を図面において単に右方向に押すことで、即ち、バネ211の端部212に近づけてバッケージ20 をバネ211の下のその所望の位置にまで移動させることで、バッケージをバネ211に対して取付けできる。バッケージ20をその所望の最終位置に配置するため(図示しない)、ノッチ又は位置決めポストをバッケージ20内に形成することができる。

- 【0036】第17図および第18図のバッケージ外形の更なる利点は、エッジ230は、モールドに際して空気を取り込まないということである。また、第16図のようにリードが浅い棚段にあまり近づき過ぎるといった恐れなしに、リード46及び他の同様なリードに対して追加の場所が与えられる。なお、第1図ないし第10図のバッケージで注目において第16図のエッジ202に対応するエッジには、モールド中にそのエッジでの気泡の発生を防ぐため短かい面取りがされているのが分かる。
- 20 【0037】この発明が、その特定の実施例に関して説明されてきたが、その他多くの変形例と修正例及びその他の用例は、当業者には明らかであろう。従って、この発明は、ここでの特定の関示に制限されるのではなく、特許請求の範囲の記載ってのみ制限されることが望まれる。

【図面の簡単な説明】

【図1】第1図は、この発明の新規なリードフレームを 含む新規なバッケージの頂面図である。

【図2】第2図は、第1図のバッケージの側面図であ 30 る。

【図3】第3図は、第1図の端面図である。

【図4】第4図は、プラスチックのハウジング表面に沿う沿面距離を増すため、大きくしし外方に曲げた新規なリード導体を用い、またゲート、ドレン及びソースリー35 ド導体という公知のシーケンスを用いた、第1図、第2図および第3図のパッケージに封止することができるリードフレームの単一のセクションの頂面図である。

【図5】第5図はゲート、ソース及びドレンの新規なリード導体配列順序と大きくした面積のソースポストをも40 った第4図のリードフレームに類似するシーケンスリードフレームの第2の実施例である。

(図5a) 第5a図は、第5図の断面線5a-5aに沿ってとった第5図の断面図である。

【図6】第6図は、第5図のリードフレームセクション 45 をダイオード用に改良したこの発明の第3の実施例である。

【図7】第7図は、ソースポスト面積を増すよう第4図 のものを改良したこの発明の第4実施例を示す。

【図8】第8図は、第7図の断面線8-8に沿ってとっ 50 た第7図の断面図である。 【図9】第9図は、表面取付け型バッケージに改良された、この発明の別の実施例の頂面図である。

【図10】第10図は、第9図の側面図である。

【図11】第11図は、第9図の端面図である。

【図12】第12図は、定格50アンペア用の標準TO220パッケージのリードフレーム導体の断面図である。

【図13】第13図は、この発明により生成されたより 高い電流容量を持つ改良されたリードフレーム導体の断 面図である。


【図14】第14図は、この発明により生成されたより 高い電流容量を持つ改良されたリードフレーム導体の断 面図である。


【図15】第15図は、この発明により生成された矩形 の導体のエッジが面取りされ、回路基板の孔径を過度に 大きくすることなく、より大きな導体断面の使用を可能 05 にした改良されたリードフレーム伝導体の断面図であ る。

【図16】第16図は、取付けバネをもった従来の装置のパッケージ外形の側面図である。

【図17】第17図は、取付けバネをもったこの発明に 10 よる新規なバッケージの外形の側面図である。

【図18】第18図は、第17図のパッケージの頂面図である。





フロントページの続き

(72)発明者 ピーター アール. ユーアー

(72)発明者 ケン ティースデール

イギリス サーリー アールエイチ8 9

アメリカ合衆国 カリフォルニア州

ディーディー ハースト グリーン オク 05 ステッド ミル レーン 122 92593 テメキュラ ビー. オー. ボックス 2028

【外国語明細書】

1 Title of Invention

HIGH CURRENT CAPACITY SEMICONDUCTOR
DEVICE PACKAGE AND LEAD FRAME WITH LARGE
AREA CONNECTION POSTS AND MODIFIED OUTLINE

2 Claims

- 1. A semiconductor device of increased current capacity without an increased size; said semiconductor device comprising a lead frame, a semiconductor device die and a plurality of bonding wires; said lead frame comprising a thin generally flat conductive body having a die mounting pad and a plurality of parallel spaced external conductors; at least one of said parallel spaced external conductors having an enlarged bond wire post at one end thereof which is adjacent to but is spaced from said die mounting pad; the bottom of said die being fixed to the top surface of said die mounting pad; a plurality of said lead wires being bonded at one and thereof to the top surface of said die and at the other end thereof to said enlarged bond wire post; said enlarged bond wire post having a width which is at least about one-half the width of said lead frame.
- 2. The device of claim 1 wherein a second one of said external conductors has a second enlarged bond wire post for connection to a control electrode on the top surface of said die; said enlarged bond wire post having one area substantially greater than that of said second enlarged bond wire post.
- 3. The device of claim 1 wherein said die mounting pad is electrically connected to one of said external conductors.
- 4. The device of claim 2 wherein said die mounting pad is electrically connected to one of said external conductors.
- 5. The device of claim 1 wherein said device further includes a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.
- 6. The device of claim 2 wherein said device further includes a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.

- 7. The device of claim 3 wherein said device further includes a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.
- 8. The device of claim 4 wherein said device further includes a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.
- 9. The device of claim 1 wherein the laterally outermost two of said plurality of spaced external conductors are reentrantly bent to space the free extending ends of said conductors at a reduced spacing.
- A semiconductor device of increased current capacity without an increased size; said semiconductor device comprising a lead frame, a semiconductor device die and a plurality of bonding wires; said lead frame comprising a thin generally flat conductive body having a die mounting pad and a plurality of parallel spaced external conductors; at least one of said parallel spaced external conductors having an enlarged bond wire post at one end thereof which is adjacent to but is spaced from said die mounting pad; the bottom of said die being fixed to the top surface of said die mounting pad; a plurality of said lead wires being bonded at one end thereof to the top surface of said die and at the other end thereof to said enlarged bond wire post; a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing; the laterally outermost two of said plurality of spaced external conductors being reentrantly bent to space the free extending ends of said conductors at a reduced spacing; said reentrantly bent external conductors penetrating said side wall of said housing where they have their greatest spacing, thereby to increase the creepage distance along the surface of said side wall.

- 11. The device of claim 10 wherein said enlarged bond wire post having a width which is at least about one-half the width of said lead frame.
- 12. The device of claim 11 wherein a second one of said external conductors has a second enlarged bond wire post for connection to a control electrode on the top surface of said die; said enlarged bond wire post having one area substantially greater than that of said second enlarged bond wire post.
- 13. The device of claim 10 wherein said die mounting pad is electrically connected to one of said external conductors.
- current capacity without an increased size; said semiconductor device comprising a lead frame, a semiconductor device die and a plurality of bonding wires; said lead frame comprising a thin generally flat conductive body having a die mounting pad and a plurality of parallel spaced external conductors; at least one of said parallel spaced external conductors having an enlarged bond wire post at one end thereof which is adjacent to but is spaced from said die mounting pad; the bottom of said die being fixed to the top surface of said die mounting pad; a plurality of said lead wires being bonded at one end thereof to the top surface of said die and at the other end thereof to said enlarged bond wire post; said plurality of spaced external conductors comprising three equally laterally spaced conductors which are disposed in the sequence of gate, source and drain conductors respectively for a power MOSFET and wherein said source conductor is the central conductor.
- 15. The device of claim 14 in which said enlarged bond wire post is fixed to said source conductor and has a width of at least about one-half the width of said lead frame.
- 16. The device of claim 14 wherein a second one of said external conductors has a second enlarged bond wire post for connection to a control electrode on the top surface of said die; said enlarged bond wire post having one area substantially greater than that of said second enlarged bond wire post.

- 17. The device of claim 16 Wherein said die mounting pad is electrically connected to one of said external conductors.
- 18. The device of claim 15 wherein said device further includes a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.
- 19. The device of claim 14 wherein the laterally outermost two of said plurality of spaced external conductors are reentrantly bent to space the free extending ends of said conductors at a reduced spacing.
- 20. The device of claim 10 in which said enlarged bond wire post is fixed to said source conductor and has a width of at least about one-half the width of said lead frame.
- 21. The device of claim 1 wherein said enlarged bond wire post extends from one outer edge of said lead frame, and toward its center.
- 22. The device of claim 21 wherein said die mounting pad is electrically connected to one of said external conductors.
- 23. The device of claim 22 wherein said device further includes a plastic housing for enclosing said die and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.
- 24. The device of claim 22 wherein the laterally outermost two of said plurality of spaced external conductors are reentrantly bent to space the free extending ends of said conductors at a reduced spacing.
- 25. The device of claim 15 Wherein said enlarged bond wire post extends from one outer edge of said lead frame, and toward its center.
- 26. The device of claim 25 Wherein said device further includes a plastic housing for enclosing said die

and at least portions of said lead frame; said plurality of spaced conductors extending from the interior of said plastic housing, through a side wall of said housing to the exterior of said housing.

- 27. The device of claim 5 wherein said plastic housing is of rectangular shape and has a generally flat top surface, a generally bottom flat surface, a pair of spaced generally vertical and parallel edge walls extending between said top and bottom surfaces and said side wall and a second side wall at the side of said package which is opposite to said side wall; said generally flat top surface overlying substantially, the full area of said die.
- 28. The device of claim 27 wherein said second side wall is at an angle of about 45° from the vertical to intersect said top surface at an interior angle of about 135° to define a camming surface for camming said housing under a cantilevered mounting spring.
- outline adapted to cam up a cantilevered mounting spring; said housing having a semiconductor die mounted therein and a plurality of electrical conductors extending from said die and through a side wall of said housing to the exterior of said housing; said plastic housing having a generally rectangular shape and having a generally flat top surface, a generally bottom flat surface, a pair of spaced generally vertical and parallel edge walls extending between said top and bottom surfaces and said side wall and a second side wall at the side of said package which is opposite to said side wall; said generally flat top surface overlying substantially, the full area of said die, said second side wall is at an angle of about 45° from the vertical to intersect said top surface at an interior angle of about 135° to define a camming surface for camming said housing under a cantilevered mounting spring.
- 30. The device of claim 1 wherein each of said external conductors have identical rectangular shapes, the edges of said external conductors being chamfered for at least a portion of their lengths to permit their insertion into a circuit board hole of diameter smaller than that which would accept the unchamfered conductor, and permitting the use of a larger cross-sectional area for said conductors for a given diameter circuit board opening.

3 Detailed Description of Invention

BACKGROUND OF THE INVENTION

This invention relates to a high power semiconductor device lead frame and package containing enlarged connection posts and conductors with a novel lead sequence and having an increased dielectric creepage distance between adjacent leads and having a modified outline.

Semiconductor devices such as diodes, thyristors, MOSgated devices such as MOSFETS, IGBTS and the like are commonly formed in a silicon semiconductor die containing the device junctions. The die have metallized bottom drain or other power electrodes and have source and gate electrodes or other power electrodes on their upper surface. The die are mounted on enlarged conductive lead frame pads and the power electrodes on the upper die surface have connection wires which are wire bonded by plural wires from the conductive electrode area of the die to flat connection post areas which are in turn connected to the exterior lead conductors of the lead frame. These exterior lead conductors extend through a molded housing which overmolds the lead frame and die. The lead frame will contain a plurality of identical sections, for example, 20 or more sections which are simultaneously processed to receive separate die and wire bonds and overmolding. The individual devices are then separated after the molding process. The final device may have well known industry standard package outlines, for example, the well known TO220 or TO247 package outlines.

Known package structures have a current capacity which is limited by the number of parallel bonding wires which can connect the die power electrode, for example, the source electrode of a power MOSFET or the cathode of a diode to a corresponding lead frame post. It would be desirable to arrange the lead frame so that an increased number of parallel bonding wires can be used to reduce package resistance without increasing the size of the package.

Known package structures, particularly for MOSgated devices such as power MOSFETs also conventionally have parallel external lead conductors in a sequence of gate, drain and source. This causes an

added spacing between gate and source leads. It would be very useful to have the gate and source leads adjacent to one another, while maximizing the source post area. It would be further desirable to increase the conduction cross-sectional area of the source or other elongated external leads.

In conventional molded housing packages the lead frame conductors extend from the interior of the high dielectric housing to the area exterior of the package. The "creepage" distance along the surface of the package is thus related to the external spacing of the external conductors, and limits the maximum voltage which can be applied between these leads. It would be desirable to increase the creepage distance along the package surface at which the lead frame leads extend out of the package without increasing the size of the package.

known package structures have lead conductors extending outwardly from the lead frame and through the plastic housing surface. These lead conductors are contentionally rectangular, or V-shaped and are designed to fit into a metallized opening in a printed circuit board. The cross-section of these conductors must be large enough to carry the device current without excessive heating. However, the diameter of the holes in the board is limited, because their spacing is determined by the spacing of the device lead conductors and their conductive bushings. It would be desirable to increase the cross-sectional area of these lead conductors, without excessively increasing the diameter of the holes in the circuit board which receives the conductor.

The present package outline has a relatively thick plastic volume which is joined to a thinner volume by a vertical rise. The thicker region extends from the lead conductor edge of the package to the vertical rise which is located above a central region of the die. The thinner volume extends to the end of the package which is opposite to its output lead conductor side. the vertical rise to the thicker region of the package forms a 90° angle to the top surface of the thicker region. The material within this sharp angle tends to accumulate bubbles in the plastic during molding which leads to device rejections and failure.

Further, when devices of the above outline are to be surface mounted on a support board and held in

place by a cantilevered spring, the spring presses atop the surface of the thick plastic region. Consequently, spring pressure is applied at a location which is removed from over the center of the die. It would be desirable to have the point of application of the spring pressure located over the center of the die which is mounted within the package. It would be further desirable to simplify the mounting of the package under a cantilevered spring without requiring special tools.

BRIEF DESCRIPTION OF THE INVENTION

In accordance with a first feature of the invention it is recognized that the area of the drain post and gate post of the lead frame can be smaller than that of the source post and the area then made available can be used to increase the source post area. This makes it possible to use an increased number of bonding wires to bond the die source electrode to the source post of the lead frame, thus increasing the current carrying capacity of the package.

In accordance with another feature of the present invention, a novel lead frame structure is provided in which, for a Mosfer type package for example, the lead frame external lead sequence is changed from the prior art gate, drain, source, to a novel sequence of gate, source, drain. This new sequence improves the application of the device by reducing the spacing between gate and source connections, thus reducing the leakage inductance of the gate circuit. The novel new sequence further makes it possible to increase the area of the source post and to decrease the area of the drain post (which has a very wide area bottom die connection area), and makes it possible to use an increased number of bonding wires from the die source to the lead frame source pad to reduce package resistance without increasing the package size.

A further feature of the invention permits an outward (from the lead frame center) reentrant bend of the two outermost leads from the centermost lead frame lead where the lead conductors exit from the package, without reducing lead conduction cross-section. This outward reentrant bend increases the creepage distance between the outer leads and center lead along the surface of the package insulation to increase the breakdown voltage of the device. By an outward reentrant band is meant a bend which redirects an elongated conductor to a

generally perpendicular path away from the center of the package, and then again redirects the elongated conductor to a path which is parallel, but spaced from its original path.

A further feature of the invention comprises the increase in cross-sectional area of the lead frame external conductors without requiring a significant increase in board hole diameter. Thus, in a first embodiment it was found that making the normally rectangular conductor more square in shape, that a larger area of copper conductor can fit into the same diameter opening. Further, it was found that the use of a slight chamfer of the edges of the rectangular conductor will increase the total cross-section of the final conductor.

As a still further feature of the invention, the plastic package outline is modified so that it has a uniform thickness and flat top exterior surface extending from the lead conductor edge and atop substantially the full area of the interior die. The end wall of the package opposite to the lead conductors is then tapered down toward the package bottom and edge at an angle of about 45° to the vertical.

As a result of this novel structure, when the package is mounted by a cantilevered spring, the center of the spring force against the top of the package can be centered over the center of the die, which is the most efficient location for application of force to the surface mounted device.

Further, the use of the tapered end surface increases the angle between the end surface and top surface to about 135°, thus making it easier to exclude bubbles from this top edge area of the die during molding.

Finally, the tapered end surface of the package, makes it possible to use the package as a wedge, to press the package under the raised lip of a cantilevered spring and under the spring without needing special tools.

DETAILED DESCRIPTION OF THE DRAWINGS

Referring first to Figures 1, 2 and 3, there is shown a TO220 type semiconductor device package 20 containing certain features of the present invention. Package 20 consists of a conventional plastic molded housing 21, which may be transfer molded, and which encapsulates a semiconductor die 22, shown in dotted lines in Pigure 2. A bottom main conductive lead frame paddle 23 receives the bottom drain electrode of die 22. Three lead conductors 25, 26 and 27 extend through the front wall 28 of plastic housing 21. Leads 25, 26 and 27 can be gate, drain and source contacts respectively for die 22 (if it is a power MOSFET die), or, in accordance with an aspect of the invention to be described, can be gate, source and drain contacts respectively.

In accordance with an important feature of the invention, conductors 25 and 27 are bent away from the center of lead 26 and the package 20 at areas adjacent the front surface 28 by reentrantly shaped bends 30 and 31 respectively. This causes added creepage distances 32 and 33 along surface 28 to permit the use of higher voltages between leads 25 and 27, and center lead 26.

Figure 4 shows one section 35 of a multisection lead frame which can be used in package 20 of Figures 1, 2 and 3. The shaded area 36 shows the sections of the lead frame which are conventionally trimmed away after the overmolding of housing 21 as shown in Figures 1 to 3. The paddle section 23 may be of any suitable copper or copper alloy and may have a thickness, for example, of 1.27 mm. The top surface of paddle 23 which receives semiconductor die 22 may be unplated to improve the bonding of the bottom electrode of die 22 (such as the bottom drain of a MOSFET die) to the paddle 23 as by soldering or the like. The remainder of lead frame 35 may be nickel plated.

The portion of the frame 35 containing external lead conductors may also be nickel platted copper and may have a thickness of 0.8 mm. External lead conductors or fingers 25 and 27 terminate in solder posts 40 and 42 respectively, corresponding to gate source connectors respectively. Note that solder posts 40 and 42 are coplanar and are in a plane which is above the plane of the upper surface of paddle 23. Paddle 23 also has an extension 41 which is aligned with and is continuous with conductor 26. Thus, die 22 is provided at its top with a source electrode 43 and a gate electrode 44. Gate electrode 44 is wire bonded to post 40 (which is suspended above and insulated from pad 23), and source

electrode 43 is wire bonded to post 42 which is also above and insulated from pad 23 (see Figure 2). Because of the relatively small area of post 42, only two 20 mil bond wires 45 and 46 can be used to bond source electrode 43 to post 42 (and thus external lead conductor or finger 27 when the excess metal, shown shaded, is stripped away).

Figures 5 and 5a show another aspect of the invention which permits the use of additional bonding wires to the source electrode 43. Thus, the conductors 25, 26 and 27 are gate, source and drain electrodes respectively, bringing the source and gate conductors closer together as shown in Figure 5. Further, the source post 50 is now centrally located and is much wider than post 42 in Figure 4. Significantly, post 50 may be wider than about one-half the width of the lead frame. This enables the use of 4 20 mil bonding wires 51, 52, 53 and 54, each identical to wires 45 and 46 in Figure 4, from source electrode 43 to post 50 which extends from conductor 26. The use of 4 bond wires instead of 2 permits a significant reduction in package resistance and thus an increase in the current capacity of the package without changing the package size or die size.

The bonding wires 45, 46; and 51 to 54 are preferably pure aluminum wires (.9999 purity) and 20 mils in diameter. A single wire has a resistance of almost 1 milliohm; two parallel wires have a resistance of about 0.5 milliohms, and 4 wires have a resistance of about 0.25 milliohms. Thus, the use of added wires causes a substantial reduction in package resistance.

The gate post 56, which receives only a thin gate bonding wire is reduced in area, and the pad extension 41 from pad 23 is moved to align with and to be connected to lead connector 27. Note that drain connector 27 is at the potential of pad 23.

Figure 6 shows the novel lead frame for a diode die 60, rather than a MOSFET die 22. Thus, in Figure 6, a diode has a bottom electrode bonded to pad 23. The wire bond posts are modified to merge together posts 50 and 56 of Figure 5 into a single large area post 61. Post 61 enables the use of 5 bonding wires 62, 63, 64, 65 and 66 from the diode top electrode 67. The metal of the central conductor is stripped away during the metal stripping operation following plastic encapsulation.

Figures 7 and 8 show a further embodiment of a lead frame (two sections are shown), using the lead sequence of Figure 4, in which the post 42 of Figure 4 is modified (enlarged) to allow 3 bonding wires to bond the

upper electrode of a die on pad 23 to the post 70. Significantly, post 70 has a width which is close to about one-half the width of the lead frame. Note that pad 23 has a narrowed and curved extension 71 connected to exterior conductor 26 (a drain conductor).

Figures 9, 10 and 11 show a modification of package 20 of Figures 1, 2 and 3 to create a surface mount type package. Thus, plastic package 80 is provided with a lead frame which, like those of the preceding figures, has a main die support pad 23 and three output extending lead conductors 81, 82 and 83. Conductors 81, 82 and 83 may be gate, drain and source conductors respectively, and may have the basic structure of that of Figures 4 or 7. However, the leads 81 and 83 are reentrantly bent downward as shown in Figures 10 and 11 to lie in a plane parallel to the plane of the exposed bottom surface of pad 23. Thus, the device of Figures 9 to 11 is adapted for surface mounting, and otherwise has the various advantages previously described for Figures 4 and 7.

Figure 12 shows a cross-section of any of the lead conductors 25 to 27 of Figures 1 to 3. In the prior art TO220 package, the conductor 25 had a height of about 0.8 mm and a width of about 0.46 mm giving a crosssection area of about 0.388 mm2. This was used for devices rated at about 50 amperes RMS and required a printed circuit board hole of about 0.92 mm diameter.

It was found that the use of added bond wires within the package, as in Figure 5, enabled an increase in device current. Thus, as shown in Figure 13, the cross-section of contact 25 can be made 0.8 mm x 0.8 mm for a cross-section of 0.64 mm². This requires only a minor increase in board hole diameter to 1.15 mm, but permits an increased current capacity to 65 amperes RMS without added temperature rise or increased package resistance.

Further, as shown in Figure 14, an increase of board hole diameter to 1.27 mm enable a contact crosssection of 0.8 mm x 1.0 mm, increasing its current capacity to about 80 amperes RMS.

Figure 15 shows the use of chamfered edges 90 on rectangular conductor 25. This permits the use of an increased copper cross-section of conductor 25 without a change in the thru-opening 91 in a circuit board.

Figure 16 shows the outline used for the plastic housing, such as that of a TO 220 outline or the like. As in the case of the package of Figures 1 to 10, the package 20 (shown with the lead frame of the

- 22 -

invention) has a relatively thick region with a flat shelf 200, a relatively thin region with a flat shelf 201 and vertical or near-vertical walls 202 and 203. The wall 202 intersects top surface 200 at almost 90°. this has created a molding problem in which air bubbles become entrapped in edge region 204. Furthermore, the package 20 is frequently surface mounted atop a circuit board 210 or other surface by a cantilevered spring 211 which is fixed at one of its ends to the support surface 210. Spring 211 may have an upturned end edge 212, which also defines a pressure point to apply pressure to the top surface 200 to press package 20 against the support surface.

In the prior art package design, the pressure point 215 is removed toward an edge of die 22. It is preferable, in order to reduce contact resistance between frame 23 and surface 210 and to better distribute stress over the area of die 22, to move the point of pressure application toward the center of die 22.

A further problem with the package of Figure 16 is that the edge of the package where wall 202 intersects surface 201 is low, and reduces the tolerance in the bend of lead wire 46.

In accordance with the present invention, the package outline is changed as shown particularly in Figure 17 and 18. Thus, in Figures 17 and 18, the flat top surface 220 is extended well beyond the center of die 22, and end wall 221 forms an angle of about 45° to the vertical. Consequently, the pressure point of spring 211 is applied over the center of die 22 to improve the mounting of package 20 to surface 210, both electrically and mechanically.

Furthermore, the novel wedge shape of the end of package 20 of Figures 17 and 18 enable its mounting in spring 211, simply by pressing the package 20 to the right in the figures, thus coming up the end 212 of spring 211 and moving the package 20 under spring 211 to its desired position. A notch, or positioning posts not shown, can be formed in the package 20 to locate the package 20 in its desired end position.

A further advantage of the package outline of Figures 17 and 18 is that the edge 230 will not entrap air during molding. Furthermore, additional room is provided for lead 46 and other similar leads without fear of their coming too close to a shallow shelf as in Figure 16. Note that in the package of Figure 1 to 10, that a

short chamfer is found on the edge equivalent to edge 202 in Figure 16, to prevent the formation of bubbles in that edge during molding.

Although the present invention has been described in relation to particular embodiments thereof, many other variations and modifications and other uses will become apparent to those skilled in the art. It is preferred, therefore, that the present invention be limited not by the specific disclosure herein, but only by the appended claims.

4 Brief Description of Drawings

BRIEF DESCRIPTION OF THE DRAWINGS

Figure 1 is a top view of a novel package containing the novel lead frame of the invention.

Figure 2 is a side view of the package of Figure 1.

Figure 3 is an end view of Figure 1.

Figure 4 is a top view of a single section of a lead frame which can be encapsulated in the package of Figures 1, 2 and 3, using the novel increased outwardly bent lead conductors to increase creepage distance along the plastic housing surface, and using the known sequence of gate, drain and source lead conductors.

Figure 5 is a top view of a second embodiment of a lead frame like that of Figure 4, with the novel lead conductor sequence of gate, source and drain and an increased area source post.

Figure 5a is a cross-section of Figure 5 taken across the section lines 5a-5a in Figure 5.

Figure 6 shows a third embodiment of the invention in which the lead frame section of Figure 5 is modified for a diode die.

Figure 7 shows a fourth embodiment of the invention and is a modification of Figure 4 to increase the source post area.

Figure 8 is a cross-section of Figure 7, taken across section line 8-8 of Figure 7.

Figure 9 is a top view of a further embodiment of the invention, modified to be a surface mount type package.

Figure 10 is a side view of Figure 9.

Pigure 11 is an end view of Figure 9.

Figure 12 is a cross-section of a lead frame conductor of a standard TO220 package for a 50 ampere rating.


Figures 13 and 14 are cross sections of improved lead frame conductors made in accordance with the invention and having a higher current capacity.


Figure 15 is a cross-section of an improved lead frame conductor made in accordance with the invention in which the edges of the rectangular conductors are chanfered to enable the use of a larger conductor cross-section without an excessive increase in the circuit board hole diameter.


Figure 16 is a side view of the package outline of a prior art device with mounting spring.

Figure 17 is a side view of a novel package outline in accordance with the invention with a mounting spring.


Figure 18 is a top view of the package of Figure 17.









- 28 -










FIG. 18

1 Abstract

HIGH CURRENT CAPACITY SEMICONDUCTOR
DEVICE PACKAGE AND LEAD FRAME WITH LARGE
AREA CONNECTION POSTS AND MODIFIED QUILINE

ABSTRACT OF THE DISCLOSURE

A lead frame for a high power semiconductor device die has three external lead conductors, the outer two of which are reentrantly bent outwardly from the center of the lead frame. When the lead frame is overmolded, the outer conductors are spaced from a central conductor by an increased creepage distance along the plastic surface of the housing. Further, the lead sequence of the exterior leads is gate, source, drain for a power MOSFET. The post area for wire bonding to the source post is enlarged to permit wire bonding with at least three bond wires. The external conductors can be downwardly bent to form a surface mount device. The cross-sectional area of the external conductors is substantially enlarged, although only a small enlargement of the circuit board hole is needed. The package outline has a long flat area centered over the main die area, with a tapered and surface which allows the package to pry open a mounting spring for surface mounting of the package.

2 Representative Drawing

Fig. 1